Como verificar o verdadeiro desempenho de jitter de clocks em projetos digitais de alta velocidade

Sua tarefa

Medir o jitter de clocks em designs digitais de alta velocidade se tornou uma tarefa cada vez mais desafiadora. A PCIe 5.0, por exemplo, usa velocidades de transmissão de até 32 gigatransfers por segundo (GT/s) com um limite de jitter correspondente de 150 fs (valor eficaz) para o clock de referência. As velocidades de transmissão de 64 GT/s são introduzidas com um limite de jitter de 100 fs para o clock de referência na especificação PCIe 6.0 mais recente. Os analisadores de ruído de fase têm uma base de medição de jitter superior, o que os torna ideais para medir jitter em relógios modernos de alta velocidade. Para reduzir os efeitos de EMI, tecnologias como PCIe, USB e HDMI™ normalmente usam clocks de espectro alargado (SSC), aplicando modulação de frequência de baixa frequência ao clock de referência. Visto que o SSC coloca uma tensão adicional no clock, o jitter de clock também precisa ser verificado no modo ON de SSC.

A solução da Rohde & Schwarz

A medição de jitter de clock geralmente consiste em:

• Medir o ruído de fase
• Ponderar o ruído de fase com base na função de transferência de sistema correspondente
• Integrar o ruído de fase ponderado na faixa definida de integração de jitter

Medir o ruído de fase

No caso de clocks com uma taxa de variação alta, o jitter de clock é principalmente determinado pelo ruído de fase do clock. Como a velocidade de variação de saída do clock suprime o ruído da modulação em amplitude de forma considerável, ele normalmente não contribui para o jitter geral de clock. Para realizar medições precisas de jitter de clock, é importante uma supressão da modulação em amplitude alta na fase de medição de ruído.

Ponderar o ruído de fase

Medições de jitter em tecnologias de alta velocidade, como PCIe, normalmente precisam incluir os efeitos de sistema das funções de transferência de anel de bloqueamento de fase de transmissor, anel de bloqueamento de fase de receptor e CDR. A função de transferência de sistema geral que resulta é aplicada ao traço de ruído de fase medido, como um filtro de ponderação, antes de integrar o jitter na faixa definida de integração de jitter.

Integrar o ruído de fase ponderado

O ruído de fase ponderado normalmente é integrado acima da frequência de Nyquist do clock (metade da taxa de clock) e, em alguns casos, ainda mais acima. Nesse caso, o ruído de fase também precisa ser medido acima dos offsets de frequências mais altas.

Graças à arquitetura de demodulador digital, o testador de VCO e o analisador de ruído de fase R&S®FSWP medem o ruído de fase e o ruído de modulação em amplitude paralelamente e fornecem uma supressão de modulação em amplitude bem alta na medição de ruído de fase. Esta arquitetura também possibilita a medição de clocks de referência também no modo ON de SSC. O instrumento também apresenta uma sensibilidade de ruído de fase líder do setor, que pode ser aprimorada ainda mais adicionando a opção R&S®FSWP-B60 ou R&S®FSWP-B61 para correlação cruzada. Além disso, o recurso de analisador de sinal e espectro total pode ser adicionado à opção de R&S®FSWP-B1 para analisar os efeitos de acoplamento em uma estrutura complexa de árvore de clock.

Um total de 16 funções de transferência de sistema diferentes são definidas para uma velocidade de transmissão de 32 GT/s em linha com a PCIe 5.0. Para cada uma delas, os resultados de jitter ponderado precisam estar abaixo do limite de 150 fs. No modo SSC ON, os impulsos de SSC (fundamentais e harmônicos) de até 2 MHz precisam ser removidos antes da aplicação da ponderação e da integração de jitter. Para facilitar o manuseio, uma ferramenta externa está disponível na seção de download desta ficha de aplicação. Esta ferramenta automatiza a medição e o pós-processamento dos dados (remoção de impulso de SSC, ponderação, integração de jitter e identificação do resultado de jitter mais alto entre as diferentes funções de transferência do sistema). A ferramenta é compatível com o R&S®FSWP (requer a opção R&S®FSWP-B60 ou R&S®FSWP-B61), bem como com o R&S®FSPN, e abrange versões de PCIe até a PCIe 6.0.

Resumo

O R&S®FSWP dispõe de uma funcionalidade necessária para testar relógios de baixo jitter no modo OFF de SSC e no modo ON de SSC. Ele fornece uma supressão de modulação em amplitude bem alta na medição de ruído de fase e uma sensibilidade excelente de ruído de fase para medições precisas de jitter em clocks de jitter baixo de designs digitais modernos de alta velocidade.