Software-Entwicklung : Abschlussarbeit / Praktikum im Bereich VHDL Designs mit Lattice FPGAs

Aufgaben

• Im Rahmen Ihrer Abschlussarbeit (Bachelor/Master) oder Ihres mindestens 3-monatigen Praktikums werden Sie aktiv in verantwortungsvolle Aufgaben aus dem Bereich einbezogen. Mögliche Aufgaben sind - Entwicklung, Verifikation und Dokumentation von neuen embedded Testmöglichkeiten mit Lattice FPGAs in der Baugruppenprüfung
• Entwicklung eines JTAG-IP-Cores in VHDL, der es ermöglicht eigene Instruktionen mit Registern zu definieren
• Integration des JTAG-IP-Cores in den bestehenden Python-Generator, der automatisch FPGA Firmware zur Baugruppenprüfung erstellt
• Erweiterung des bestehenden Python-Generators zur Beschleunigung diverser Boundary Scan basierter Tests
• Erstellung von Skripten zur Automatisierung des Build-Prozesses
• Durchführung von Verifikationen und Tests auf einem Evaluation Board sowie an aktuellen Baugruppen

Qualifikationen

• Sie sind eingeschriebener Student (m/w/d) der Elektrotechnik, Informationstechnik oder eines verwandten Studiengangs
• Sie besitzen Grundkenntnisse in der Programmierung von FPGAs mit VHDL (oder Verilog) und der Nutzung von Entwicklungstools
• Von Vorteil sind erste Erfahrungen mit Boundary Scan oder JTAG
• Idealerweise haben Sie bereits Erfahrungen in einer höheren Programmiersprache z.B. Python, Javascript, C#
• Sie haben ein gutes Verständnis von digitalen Schaltungen und Logik-Design
• Sie zeichnen sich durch eine sorgfältige und strukturierte Arbeitsweise, eine schnelle Auffassungsgabe und Teamfähigkeit aus
• Ihr Profil wird abgerundet durch gute Deutsch- und Englischkenntnisse in Wort und Schrift

Interessiert?