background

DDR memory system design verification and debug

Präsentiert von Johannes Ganzert und Hermann Ruckerbauer

DDR memory system design verification and debugs

Entwicklungs- und Prüfingenieure erfahren, wie wichtig es ist, einen stabilen Betrieb sicherzustellen und das Ausfallrisiko nach Änderungen während der Lebensdauer des Produkts zu verringern. Für beides ist eine gründliche Charakterisierung der Speicherschnittstelle erforderlich.

Wir besprechen die messtechnischen Voraussetzungen im Hinblick auf Bandbreite, Triggerung und Sondierung, die die Identifizierung von Jitter-, Timing- und Geräuschproblemen unterstützen. Anhand des R&S®RTP Hochleistungsoszilloskops zeigen wir praktische Messbeispiele.