Verifica delle reali prestazioni di jitter del segnale di clock nei progetti digitali ad alta velocità

Attività da eseguire

La misurazione del jitter dei segnali di clock nei progetti digitali ad alta velocità è diventata sempre più difficile. Il bus PCIe 5.0, per esempio, utilizza una velocità di trasmissione dei dati fino a 32 gigatrasferimenti al secondo (GT/s) con un corrispondente limite di jitter di 150 fs (RMS) per il segnale di clock di riferimento. Nell'ultima versione delle specifiche, PCIe 6.0, è stata introdotta la velocità di dati di 64 GT/s con un limite di jitter di 100 fs per il clock di riferimento. Gli analizzatori di rumore di fase hanno un migliore livello minimo di misura del jitter, che li rende ideali per misurare il jitter nei moderni clock ad alta velocità. Per ridurre al minimo gli effetti delle interferenze elettromagnetiche (EMI), tecnologie quali PCIe, USB e HDMI™, di solito utilizzano un segnale di clock a spettro spalmato (SSC, spread spectrum clocking), nel quale al segnale di riferimento viene applicata una modulazione FM a bassa frequenza. Poiché la modulazione SSC impone ulteriori vincoli alle tolleranze temporali ammesse sul segnale clock, anche il jitter del segnale di clock deve essere verificato con la modalità SSC attiva.

Soluzione Rohde & Schwarz

La misura del jitter del segnale di clock di solito comprende:

• Misura del rumore di fase
• Ponderazione del rumore di fase in base alla funzione di trasferimento del sistema corrispondente
• Integrazione del rumore di fase ponderato nella gamma di integrazione del jitter definito

Misura del rumore di fase

Per un segnale di clock con un'elevata velocità di variazione dei fronti (slew rate), il jitter è determinato principalmente dal rumore di fase del segnale di clock. Poiché il rumore AM viene notevolmente soppresso dall'elevata velocità di variazione del segnale di clock, di solito non contribuisce al jitter di clock complessivo. Per effettuare misure accurate del jitter del segnale di clock, è importante un'elevata soppressione della modulazione d'ampiezza nella misura del rumore di fase.

Ponderazione del rumore di fase

Le misure del jitter nei bus ad alta velocità, come PCIe, di solito devono includere gli effetti di sistema delle funzioni di trasferimento TX PLL, RX PLL e CDR. La funzione di trasferimento risultante complessiva è applicata alla traccia del rumore di fase misurato come filtro di ponderazione prima di integrare il jitter nella gamma definita di integrazione del jitter.

Integrazione del rumore di fase ponderato

Il rumore di fase ponderato è tipicamente integrato fino alla frequenza di Nyquist del segnale di clock (metà della velocità del clock), e in alcuni casi anche oltre. In tal caso, anche il rumore di fase deve essere misurato fino agli offset di frequenza più elevati.

Grazie alla sua architettura con demodulatore digitale, l'analizzatore del rumore di fase e tester VCO R&S®FSWP misura il rumore di fase e il rumore AM in parallelo e fornisce una soppressione AM molto elevata nella misura del rumore di fase. Questa architettura permette anche di misurare i clock di riferimento anche in modalità SSC ON. Lo strumento, inoltre, offre la migliore sensibilità sul mercato al rumore di fase, che può essere ulteriormente migliorata aggiungendo l'opzione R&S®FSWP-B60 o R&S®FSWP-B61 per la cross-correlazione. In più, la funzionalità di analizzatore del segnale e di spettro completo può essere aggiunta con l'opzione R&S®FSWP-B1 per osservare gli effetti di accoppiamento in una struttura ad albero di clock complessa.

Un totale di 16 diverse funzioni di trasferimento del sistema sono definite per una velocità di trasferimento dei dati di 32 GT/s in linea con le specifiche PCIe 5.0. Per ciascuna di queste, i risultati di jitter ponderati devono essere inferiori al limite di 150 fs. In modalità SSC ON, le spurie SSC (fondamentali e armoniche) fino a 2 MHz devono essere rimosse prima di applicare la ponderazione e l'integrazione del jitter. Per facilitare la gestione, uno tool esterno può essere scaricato nella sezione Download di questa scheda applicativa. Questo tool automatizza la misura e la post-elaborazione dei dati (rimozione delle spurie SSC, ponderazione, integrazione del jitter e identificazione del risultato di jitter più alto tra le diverse funzioni di trasferimento del sistema). Il tool supporta l'analizzatore R&S®FSWP (richiede l'opzione R&S®FSWP-B60 o R&S®FSWP-B61) così come l'analizzatore R&S®FSPN e copre le versioni PCIe fino a PCIe 6.0.

Riassunto

L'analizzatore R&S®FSWP dispone di tutte le funzionalità necessarie per verificare i segnali di clock a basso jitter in modalità SSC OFF e SSC ON. Garantisce un'altissima soppressione AM nella misurazione del rumore di fase e un'eccellente sensibilità del rumore di fase per effettuare misure precise di jitter sui segnali di clock a basso jitter utilizzati nei moderni sistemi digitali ad alta velocità.