background

Verifica e debug di sistemi di memoria DDR

Presentazione di Johannes Ganzert e Hermann Ruckerbauer

DDR memory system design verification and debugs

I progettisti e i responsabili della verifica di progetti potranno imparare come garantire un funzionamento stabile e ridurre il rischio di guasti dopo qualsiasi modifica introdotta nel corso della vita del prodotto. Entrambe le attività richiedono una solida caratterizzazione dell'interfaccia di memoria.

Discuteremo dei requisiti dei test e degli strumenti, come la larghezza di banda, il trigger e le sonde, che aiutano a identificare il jitter, i tempi e i problemi di rumore. Con l'aiuto dell'oscilloscopio ad alte prestazioni R&S®RTP, mostreremo degli esempi pratici di misura.