background

Depuração e verificação de designs de sistemas de memória DDR

Apresentado por Johannes Ganzert e Hermann Ruckerbauer

DDR memory system design verification and debugs

Os engenheiros de design e verificação aprenderão a importância de garantir uma operação estável e de reduzir os riscos de falha após qualquer mudança durante a vida útil do produto. Os dois processos exigem uma caracterização sólida da interface de memória.

Abordaremos requisitos de teste e de ferramentas, como largura de banda, trigger e sondagem, que podem auxiliar na identificação de problemas de jitter, tempo e ruído. Com a ajuda do osciloscópio de alto desempenho R&S®RTP, mostraremos exemplos de medição na prática.