background

Verificación y depuración de diseños de sistemas de memoria DDR

Presentado por Johannes Ganzert y Hermann Ruckerbauer

DDR memory system design verification and debugs

Los ingenieros de diseño y verificación podrán comprobar por qué es tan importante garantizar una operación estable y reducir el riesgo de fallos al realizar cambios durante la vida útil del producto. En ambos casos es necesaria una caracterización exhaustiva de la interfaz de memoria.

El webinar aborda los requisitos de test y medida en materia de ancho de banda, disparo y sondeo que permiten identificar problemas de fluctuación de fase, de temporización y de ruido, y presenta ejemplos prácticos de medida utilizando el osciloscopio de alto rendimiento R&S®RTP.