background
Double data rate (DDR) Oscilloscopes Bus and protocol testing

Проблемы проверки интерфейса памяти DDR

Challenges in the verification of a DDR memory interface

Ожидается, что память DDR DRAM останется параллельной как минимум в следующем поколении устройств памяти. Проверка и отладка интерфейса — сложная задача. Мы рассматриваем основные проблемы разработки и отладки, а также описываем передовые технологии.

Request information

Do you have questions or need additional information? Simply fill out this form and we will get right back to you.

Ваш запрос отправлен. Мы свяжемся с вами в ближайшее время.
An error is occurred, please try it again later.