2 결과
DDR3/DDR4 시스템 설계의 효율적인 EYE 다이어그램 테스트
적합성 테스트는 DRAM(Dynamic Random Access Memory) 신호가 타이밍, 슬루레이트, 전압 레벨에 대한 JEDEC 사양을 충족하는지 여부를 확인하는 데 필수적입니다. 시스템 검증 및 디버깅에서 EYE 다이어그램 측정은 모든 디지털 설계의 신호 무결성을 효율적으로 분석하는 데 가장 중요한 툴입니다. 고유한 특성을 지닌 DDR이 DDR 데이터 속도로 의미 있는 EYE 다이어그램을 얻기 위해서는 읽기/쓰기 구분이 강력한 전용 솔루션이 필요합니다.
2월 19, 2019
DDR3 메모리 읽기 및 쓰기 주기 트리거링
DDR 인터페이스의 신호 무결성 성능을 분석할 때에는 읽기와 쓰기 주기를 분리하는 것이 어려운 과제였습니다. 특히 아이 다이어그램을 실시간으로 재생성할 때 포괄적 트리거 기능이 필요합니다.
9월 26, 2018