DDR – Double Data Rate Memory

효율적인 DDR 설계 검증 및 디버깅

설계 검증 및 디버깅 - 컴플라이언스 테스트

JEDEC에서 정의한 DDR 및 LPDDR 이터페이스 기술은 더욱 커지는 속도 증가, 메모리 크기 확대, 전력 효율성 향상에 대한 필요성에 따라 진화하고 있습니다. 로데슈바르즈는 JEDEC와 긴밀하게 협력하여 DDR 컴플라이언스 테스트를 위한 강력한 솔루션을 제공합니다.

전체 설계 가운데 일부인 DDR 메모리 컨트롤러와 메모리 장치 또한 고속 인터페이스 또는 무선 신호와 원활히 기능해야 합니다. 로데슈바르즈 DDR 테스트 솔루션은 컴플라이언스 테스트와 더불어 보드 및 시스템 수준에서 효율적으로 설계를 검증하고 디버깅할 수 있도록 도와줍니다.

인터페이스 검증, 디버그, 컴플라이언스 테스트, TDR 분석을 위한 오실로스코프
PCB 및 상호연결 분석을 위한 네트워크 분석기

문의하기

/

단계별 안내

DDR3/DDR4 메모리 설계의 고급 프로빙

DDR 메모리 설계를 테스트할 때에는 프로빙 솔루션만큼 측정 기법을 살펴보는 것이 중요합니다. 올바른 프로브를 선택하는 것, 올바른 위치에서 프로빙하는 것, 프로브 팁 임피던스를 수정하여 인터포저 레지스터를 보상하는 것, 디임베딩을 통해 측정 정확도를 개선하는 것은 반복 가능하고 정확한 테스트 결과를 달성하는 중요한 방법입니다.

추가 정보

/

애플리케이션 가이드

DDR3/4 메모리 설계의 시스템 검증 및 디버그

DDR 메모리 기술
공통 설계 과제
검증 및 디버그 전략
일반 측정

추가 정보

/

웹세미나

DDR 메모리 시스템 설계 검증 및 디버깅

오실로스코프를 사용하여 DDR 메모리 시스템 설계 검증 및 디버깅을 수행하는 최적의 방법에 대해 알아보십시오. 설계 및 검증 엔지니어를 대상으로, 제품의 수명 주기 동안 어떠한 변화가 있더라도 제품을 안정적으로 운용하고 고장 위험을 낮추는 방법에 대해 설명해 드립니다.

추가 정보

DDR3/DDR4 시스템 설계의 효율적인 아이 다이어그램 테스트

DDR SI 문제를 디버깅할 때 분석 작업을 손쉽게 수행하려면 마스크 테스트, 아이 다이어그램, 읽기/쓰기 분리와 같은 툴이 필요합니다. R&S®RTx-K91(DDR3/DDR3L/LPDDR3) 및 R&S®RTx-K93(DDR4/ LPDDR4) 옵션은 DDR 시스템 검증부터 디버그, 컴플라이언스 테스트에 이르는 완벽한 툴 체인을 제공합니다.

추가 정보

DDR3 메모리 읽기 및 쓰기 주기 트리거링

DDR 메모리 인터페이스의 신호 무결성 분석에는 읽기/쓰기 주기를 안정적으로 구분하는 것이 중요합니다. R&S®RTP Oscilloscope의 디지털 트리거 및 존 트리거는 DDR 메모리 인터페이스에서 실행되는 테스트를 위해 유연한 다목적 트리거링을 제공합니다.

추가 정보

R&S®RTP를 이용한 실시간 디임베딩

DDR 메모리 장치의 BGA 인터페이스에서 측정 결과를 도출하려면 인터포저 특성을 디임베딩해야 합니다. R&S®RTP에 R&S®RTP-K122 옵션은 실시간 디임베딩을 통해 디임베디드 신호를 실시간으로 계측하고 트리거링합니다.

추가 정보

고속 인터페이스에서 디퍼런셜 측정 최적화

R&S®RT-ZM Modular Probe System은 싱글 엔드뿐 아니라 디퍼런셜 모드와 일반 모드에서 측정을 수행합니다. 접지 연결은 회로 플로팅을 방지하고, 안정적이며 재현 가능한 신호를 보장합니다.

추가 정보

정확한 멀티채널 Acquisition을 위한 Channel-to-Channel 정렬 개선

Channel-to-Channel의 측정 및 정렬은 정확한 멀티채널 측정을 수행하기 전 필수적인 전제조건입니다. R&S®RTO 및 R&S®RTP Oscilloscope는 이러한 정렬 작업을 쉽게 수행할 수 있는 고속 디퍼런셜 펄스 소스(R&S®RTO-B7 및 R&S®RTP-B7)를 옵션으로 제공합니다.

추가 정보