background

Verificación y depuración de diseños de sistemas de memorias DDR

Presentado por Johannes Ganzert y Hermann Ruckerbauer

DDR memory system design verification and debugs

Los ingenieros de diseño y verificación aprenderán sobre la importancia de asegurar un funcionamiento estable y reducir el riesgo de averías después de cualquier cambio realizado durante el ciclo de vida del producto. Ambos requieren una sólida caracterización de la interfaz de memoria.

Discutiremos sobre qué requerimientos deben cumplir las pruebas y herramientas, tales como: ancho de banda, disparo y sondeo, lo que ayudará a identificar problemas como jitter, temporización y ruido. Con ayuda del osciloscopio de alto rendimiento R&S®RTP, mostraremos ejemplos prácticos de medición.