Double data rate (DDR) Oscilloscopes Bus and protocol testing

Le sfide da affrontare nella verifica di un’interfaccia di memoria DDR

Name: Le sfide da affrontare nella verifica di un’interfaccia di memoria DDR
Uploaded: 2019-03-25
Duration: 71 min 45 s
Description: Si prevede che la memoria DDR DRAM resti parallela per le prossime generazioni di interfacce di memoria. La verifica e il debugging dell’interfaccia sono un’attività difficile. Conosciamo le principali sfide del design e del debugging e di impariamo le migliori pratiche.

Challenges in the verification of a DDR memory interface

Si prevede che la memoria DDR DRAM resti parallela per le prossime generazioni di interfacce di memoria. La verifica e il debugging dell’interfaccia sono un’attività difficile. Conosciamo le principali sfide del design e del debugging e di impariamo le migliori pratiche.

Request information

Do you have questions or need additional information? Simply fill out this form and we will get right back to you.

Mr.

Ms.

No information

First name

Last name

E-mail

Company

Country

Phone (e.g. +1 400 123 5678)

Zip

City

Inquiry

Email confirmation (optional)

La tua richiesta è stata ricevuta. Ti ricontatteremo a breve.

An error is occurred, please try it again later.