새로운 위상 노이즈 테스트 기기는 다이렉트 다운 컨버전 아날로그 I/Q 믹서와 Baseband 신호 샘플링으로 1 MHz~ 50 GHz주파수 대역을 지원합니다. 기존 PLL의 위상 탐지 및 주파수 추적 기능은 디지털 FM 복조기로 대체되었습니다. 추가 AM 복조기를 사용하면 위상과 진폭 노이즈를 동시에 측정할 수 있습니다. 이 기기는 2분 이내에 최저 -183 dBc/Hz의 위상 노이즈를 100 MHz캐리어 주파수와 10 kHz오프셋으로 측정할 수 있습니다.
Gregor Feldhaus 및 Alexander Roth
Rohde & Schwarz GmbH & Co. KG Munich, Germany
gregor.feldhaus@rohde-schwarz.com, alexander.roth@rohde-schwarz.com
기존 위상 노이즈 분석기는 아날로그 PLL(Phase-Locked Loop)을 사용하여 로컬 레퍼런스 오실레이터와 DUT(Device under Test) 사이의 위상차를 복구합니다. 루프 대역폭과 위상 검파기 특성을 올바르게 설정하려면 측정 대상 오실레이터의 자세한 정보를 확보하거나 또는 DUT의 주파수 드리프팅 특성에 대한 포괄적인 사전 측정이 필요합니다.아날로그 PLL의 주파수 응답을 알고 있거나 최종 측정 결과를 수정할 수 있도록 보정해야 합니다. 또한 아날로그 PLL은 위상 출력에 대한 진폭 변조 거부가 비교적 낮으며, 이것은 Cross-spectrum collapse의 원인으로 최근 주목을 받고 있습니다[1].
위상 검파기를 디지털 도메인으로 재배치할 경우 훨씬 간편하게 설정하고 계측 정확도를 높일 수 있습니다. 디지털 구성 요소의 특성은 사전 정의되며, 절대적 정밀도로 보상할 수 있습니다. [2]에 로컬 오실레이터와 DUT의 RF 파형 예가 나와 있으며, 둘의 위상 차이가 디지털 방식으로 계산되었습니다. 하지만 carrier 주파수는 아날로그-디지털 컨버터의 Nyquist 대역으로 제한됩니다. 레퍼런스 오실레이터와 DUT의 추가 믹서는 이 방식을 Microwave 대역으로 확장할 수 있습니다[3].
이 논문에서 제시하는 대체 방식은 DUT 신호의 Direct 다운컨버전을 위해 낮은 위상 노이즈를 갖는 로컬 오실레이터를 채택합니다. 두 번째 독립적 수신 경로에서는 상호 상관관계가 가능해 두 경로에서 상관관계가 없는 노이즈를 억제합니다. 이 논문에서 설명하는 방법은 상용 R&S®FSWP Phase Noise Analyzer에 구현되어 있습니다. 이 기기는 CW(Continous Waveform) 및 1 MHz~ 50 GHz의 펄스 소스에 대한 위상 노이즈 및 VCO 측정을 위해 설계된 위상 노이즈 분석기입니다[4].
그림 1은 상호 상관 측정을 위한 2채널 위상 노이즈 분석기의 구성 요소입니다.
입력 커넥터의 RF 신호가 조정 가능 감쇠기 뒤에서 두 개의 별도 경로로 나누어져 있습니다. 각 경로에는 RF 신호를 90° 위상 편이의 아날로그 저주파 신호 2개로 변환하는 아날로그 I/Q(In-phase/Quadrature) 믹서가 포함되어 있습니다. 채널 1 및 채널 2의 LO(Local Oscillator)는 2개의 다른 기준 클록에서 파생됩니다. 채널 2의 레퍼런스는 대역폭이 0.1 Hz 미만인 PLL에 의해 채널 1의 레퍼런스에 느슨하게 연결되어 있습니다. 이에 따라 0.1 Hz의 주파수 오프셋까지 실제 상관관계가 가능합니다.
LO 주파수와 DUT 주파수 중 어느 주파수를 선택할 것인가는 측정하려는 주파수 오프셋에 따라 다릅니다. 일반적으로 결과 I/Q 신호의 IF(Intermediate Frequency, 중간 주파수)가 낮을수록 다음 아날로그-디지털의 노이즈 성능이 개선됩니다. 즉, 제로 IF를 선택하는 것이 유리합니다. 반면 동작하는 오실레이터의 경우 언제나 실제 RF 주파수와 LO 주파수 사이에 차이가 발생하며, 이로 인해 차이나는 주파수의 고조파가 발생합니다. 이에 따라 제로 IF는 1 MHz주파수 오프셋을 초과하는 계측에만 사용하며, 이 경우 남은 주파수 편이의 고조파는 더 이상 측정을 방해할 수 없는 수준으로 떨어집니다. 1 MHz미만 주파수 오프셋에서의 계측은 1 MHz보다 약간 높은 IF를 사용하며 해당 고조파는 측정 범위를 벗어납니다.
그림 2와 같이 아날로그 I/Q 믹서의 불완전성을 고려해야 합니다. I 경로와 Q 경로 간 90° 위상 편이의 편차와 이득 차이가 나타남에 따라 I/Q Imbalance가 발생하고 AM/PM 변환도 발생합니다. 주파수 도메인에서는 미러 IF 주파수에서 스펙트럼 라인이 발생합니다. LO 피드스루는 I/Q 신호에 DC 오프셋을 추가합니다. 이득 및 위성 편차는 기기의 주파수 대역 전체에 걸쳐 출고 시 보정되는 반면 DC 오프셋은 매번 측정을 실시하기 전 보정됩니다. 이러한 효과의 보상은 FPGA의 디지털 신호 처리 경로에서 수행됩니다.
이 수신기 개념은 일반적으로 40 dB의 AM 억제를 달성하여 (기존 아날로그 PLL은 15 ~ 30 dB) Anti-correlated AM/PM conversion으로 인한 Cross-spectrum collapse 가능성이 감소합니다.
ADC(Analog-to-Digital Converter)의 선택은 완전한 디지털 위상 검파기의 성능에 매우 중요합니다. 아날로그 PLL의 시스템은 위상 신호를 샘플링하기 전에 carrier를 억제합니다. 즉, 루프 대역폭 밖의 노이즈 다이내믹 레인지만 고려해야 합니다. ADC는 Direct 다운컨버전과 주파수 샘플링으로 입력 신호의 전체 다이내믹 레인지를 처리해야 합니다.
그림 1의 4개 ADC 각각에는 100 MSamples/s의 속도로 실행되는 16비트 분해능 병렬 채널 4개가 포함되어 있습니다. 각 채널은 전체 스케일 대비 약 84 dB의 신호대잡음비를 달성합니다. 4개 채널은 평균화되어 신호대잡음비가 6 dB 증가합니다. 노이즈 전력은 위상과 진폭 노이즈 사이에서 동등하게 분할됩니다. 따라서 ADC 입력에서 풀 스케일 레벨의 신호의 경우 추가 상호 상관 이득 없이 화이트 ADC 노이즈가 위상 노이즈에 기여하는 정도는 다음과 같습니다.
LADC= (– SNR – 10∙log10(fsample) – 3) dBc/Hz. (1)
최적 레벨의 입력 신호에는 위상 노이즈 기여값인 -173 dBc/Hz보다 높은 숫자를 삽입합니다. 첫 번째 ADC 쌍과 두 번째 ADC 쌍의 외부 클록 입력은 다른 기준 주파수에서 파생됩니다. 상호 상관 프로세스는 ADC 클록 지터로 인한 위상 노이즈를 더욱 감소시킵니다.
그림 3은 I/Q 샘플링 이면의 디지털 신호 처리 체인입니다.
이 구조는 Cross-correlation 측정을 위해 FPGA에 2회 구현되어 있습니다. 신호 체인의 입력에 있는 이퀄라이저에는 두 가지 기능이 있습니다. 첫째, I 및 Q 부분으로 구분된 아날로그 신호 경로에 있는 필터의 주파수 응답을 보상합니다. 둘째, 아날로그 I/Q 믹서로 인한 I/Q Imbalance와 DC Offset을 보상합니다. 등화 상태의 신호는 NCO(Numerical Controlled Oscillator)에서 설정하는 임의 주파수 오프셋을 통해 천이할 수 있습니다.
이 설정은 캐리어 주파수에서 대역의 중심 주파수를 위해 사용됩니다. 다음 로우패스 필터는 해당 대역 밖에 있는 신호 부분을 제거합니다.
펄스 검파기, squelch, PRF(Pulse Repetition Frequency) 필터는 펄스 소스에 대한 측정이 가능하며, 표준 CW 계측을 바이패스합니다. 이 기능은 섹션 IV에서 자세히 설명합니다.
이 지점까지의 신호 처리 체인은 표준 디지털 무전기 개념과 유사하지만, 다음 AM 및 FM 복조기는 최대 30MHz 주파수 오프셋의 위상 노이즈 및 진폭을 동시에 측정할 수 있는 새로운 방식에만 해당합니다. 복잡한 baseband I/Q 신호를 크기와 위상 구성 요소로 나누기 위해 CORDIC(Coordinate Rotation Digital Computer) 알고리즘이 채용되었습니다.
크기 신호는 진폭 노이즈 대역을 계산하는 데 직접 사용하는 반면 위상 신호는 추가 처리 단계 전에 주파수 신호로 변환해야 합니다(그림 4 참조).
일반적으로 프리 런 오실레이터는 LO에 대해 드리프트 됩니다. 회피할 수 없는 주파수 오프셋은 선형적으로 증가하며, ±π를 끝으로 래핑되는 위상을 발생시킵니다. 래핑 위상 신호는 추가적인 다운 샘플링 및 FFT 처리에 부적절합니다. 이전 NCO에 피드백을 구현하여 IF를 제로에 유지하는 것이 확실한 해결 방법이 될 수 있습니다. 하지만 디지털 피드백 루프는 높은 시간 상수와 복잡한 Bit growth 요구사항으로 인해 문제가 되는 경향이 있습니다. 대신에 여기에서 제시된 방식은 안정적 피드-포워드 구조로 위상 편차 블록을 사용하고 PM 신호를 래핑되지 않는 FM 신호로 변환합니다. 느린 DUT 주파수 드리프트가 FM 신호의 제로 또는 낮은 주파수 구성 요소로 변환되므로 이어지는 필터링 및 FFT 처리를 방해하지 않습니다.
아날로그 FM 복조기는 복조기의 주파수 응답이 DC에 대해 Decade당 20dB의 레이트로 감소할 때 carrier에 가까운 위상 노이즈 계측에 무관한 것으로 알려져 있습니다. 이 기울기는 복조기 이후(예: 증폭기 또는 다음 ADC에서) 발생하는 화이트 노이즈가 Decade당 20dB씩 증가하도록 최종 계측 Trace에서 보상해야 합니다. 하지만 디지털 FM 복조기는 DC에 대해 동일한 특성을 보입니다. 하지만 고급 FPGA의 리소스는 아날로그 FM 복조기와 달리 필요한 다이내믹 레인지 증가를 처리할 수 있습니다. 위에 제시된 방식에서 FM 복조기 다음에 오는 디지털 데시메이션 필터는 220dB의 정지 대역 감쇠를 달성합니다. 이는 11 Decade보다 많은 FM 복조기의 기울기에 해당합니다! 신호 비트 폭은 그에 따라 증가하여 양자화 노이즈가 FM 복조 위상 노이즈보다 훨씬 멀리 나타나게 됩니다.
디지털 AM 및 FM 복조기는 I/Q 신호의 Nyquist 대역폭 안에 carrier 및 완전한 양면 측정 범위가 필요합니다. 따라서 복조기 path에서 측정해야 하는 최대 주파수 오프셋은 30MHz입니다. 이보다 높은 주파수 오프셋에서는 진폭과 위상 노이즈의 합만 측정됩니다. 이 경우 디지털 신호 경로에서 복조기를 우회하고 I/Q 데이터를 다음 프로세서 유닛으로 직접 전송해 표준 대역 계산을 수행할 수 있습니다.
AM 및 FM 복조기 방식은 추가 테스트 셋업 없이 펄스 소스의 위상 노이즈를 측정하는 데에도 적합합니다. 사전 측정에서는 펄스 파라미터(즉, 펄스 레벨, 펄스 폭, 펄스 반복 간격)를 결정합니다. 신호 소스를 펄스로 수정할 경우 그림 5와 같이 반전 펄스 기간 중 반복되는 주파수 도메인에서 Comb 대역을 발생시킵니다. 의미 있는 위상 노이즈 측정은 펄스 반복 주파수의 최대 절반까지 가능합니다. 그림 3의 블록 다이어그램에는 메인 Lobe를 제외한 모든 반복 대역을 컷오프하는 PRF(Pulse Repetition Frequency) 필터가 포함되어 있습니다. 필터의 출력 신호는 CW 신호와 동등하며, AM 및 FM 복조기를 이용해 같은 방식으로 처리할 수 있습니다.
PRF 필터 앞에서는 옵션 펄스 검파기와 squelch 블록이 펄스 휴지기 중 모든 노이즈를 0으로 설정합니다. 이 필터는 펄스 휴지기 중 노이즈 전력을 해당 출력 신호에 추가하는 아날로그 펄스 반복 필터보다 뛰어난 이점을 제공합니다. 펄스일 때와 펄스가 아닌 때 캐리어 신호의 메인 Lobe 출력의 차이를 일반적으로 Pulse desensitization factor라고 합니다
펄스 억압 = 20 ∙ log10(Twidth/ Trep) dB. (2)
방해 전파가 없을 때 PRF 필터 이면의 S/N비는 이 인수만큼 감소하며, 위상 노이즈 측정값이 기기의 Noise floor 레벨에 가깝게 이동합니다. 반면, 위상 휴지기를 0으로 설정할 경우에는 노이즈 출력이 다음 수치만큼 감소합니다
노이즈 감소 = 10 ∙ log10(Twidth/ Trep) dB. (3)
두 효과를 결합하면 여기에서 제시한 펄스 측정 방식의 감도는 (2)의 전체 펄스 억압 인수의 절반에 불과한 10 ∙ log10(Twidth/ Trep)만큼 감소합니다.
상호 상관 및 결과 추적 계산은 PCI Express를 통해 FPGA에 연결된 표준 PC 프로세서에서 수행합니다. 주파수 대역은 Decade의 약 절반에 해당하는 세그먼트(예: 1 Hz~ 3 Hz, 3 Hz~ 10 Hz 등)로 대수적으로 나누어집니다. 그림 6은 다양한 처리 단계를 보여줍니다. FPGA의 AM 및 FM 신호가 원형 버퍼로 수신됩니다. 이 신호는 분해능이 다른 대역폭의 여러 주파수 세그먼트를 동시에 처리할 수 있을 때까지 계속해서 데시메이션됩니다. 각 세그먼트는 FFT를 거쳐 주파수 도메인으로 변환됩니다. FFT 결과의 복합 공액 중복(Conjugate Multiplication)이 두 독립적 신호 경로 사이의 실제 상호 상관관계에 사용됩니다. 첫 번째 채널 X의 FFT와 두 번째 채널 Y의 FFT 사이의 N개 상관관계의 전력 밀도 대역 추정치는 다음과 같이 표현할 수 있습니다.
상호 상관관계는 상관관계가 없는(즉, RF 입력 스플리터 이면에서 발생하는 기기 노이즈) 노이즈 신호의 위상 노이즈 기여를 5∙log10(N)dB 감소합니다. 여기서, N은 상관관계의 수입니다. 기기 노이즈가 상관관계가 있는 DUT 노이즈보다 클 경우 (4)의 결과는 그에 따라 떨어집니다. DUT의 상관 노이즈가 상관관계 없는 평균 노이즈보다 우세해지기 시작하면 (4)의 결과가 실제 측정 값으로 안정화됩니다.
상관관계 업는 입력 신호에 대해 (4)의 안정적 결과와 이론적 최대 하락치 사이에 특정 거리가 달성될 경우 기기는 자동으로 측정을 중단합니다. 그럼으로써 더 이상 최종 결과를 향상시키지 않는 상호 상관에 대해 불필요한 측정 시간이 제거됩니다.
그림 7. 측정 시간 10초 및 10% 측정 대역폭의 일반적 Noise floor 레벨
상호 상관 위상 노이즈 분석기의 성능은 내재적 기기 자체의 노이즈와 특정 수의 상호 상관관계를 수행하는 측정 속도로 정의됩니다. 여기서 제시된 분석기의 내부 로컬 오실레이터는 위상 노이즈 측면에서 대부분의 발생기 및 소스보다 뛰어난 성능을 제공합니다. 그림 7은 측정 시간이 10초일 경우 일반적 시스템 노이즈 플로어를 보여줍니다.
주파수 오프셋이 최대 1 MHz인 경우 측정 속도는 주로 지정된 수의 상호 상관으로 특정 RBW(Resolution Bandwidth, 분해능 대역폭)를 달성하는 데 필요한 물리적 캡처 시간으로 결정됩니다. FFT에 Blackman-Harris 창을 적용하고 중복 인수가 0.75일 때 캡처 시간은 다음으로 나타낼 수 있습니다.
Tcapture= 2.0 / RBW ∙ (1 + 0.25 (NXCORR-1)). (5)
그림 8. 19dBm 출력 레벨의 Wenzel 100 MHz-SC Golden Citrine 크리스탈 오실레이터를 이용한 2분 위상 노이즈 측정
높은 주파수 세그먼트에서 캡처한 데이터를 아래 세그먼트를 계산하는 데 사용합니다. 뛰어난 RF 성능과 지능적 신호 처리를 결합할 경우 최고의 측정 속도를 달성할 수 있습니다. 그림 8은 최고급형 오실레이터를 이용하여 2분 안에 완료한 위상 노이즈 계측의 결과입니다. 이 오실레이터도 NIST(United States National Institute of Standards and Technology)에서 측정 결과의 정밀도를 검증하기 위해 보정되었습니다.
참조자료
[1] Nelson, C.W.; Hati, A.; Howe, D.A., "A collapse of the cross-spectral function in phase noise metrology", Rev. Sci. Instrum., vol. 85, 2014
[2] Grove, J. et al., "Direct-digital phase-noise measurement", Proc. of Frequency Control Sym-posium and Exposition, 2004, pp.287-291, 23-27 Aug. 2004.
[3] Parker, S.R.; Ivanov, E.N.; Hartnett, J.G., "Extending the Frequency Range of Digital Noise Measurements to the Microwave Domain," IEEE Transactions on Microwave Theory and Techniques, vol.62, no.2, pp.368-372, Feb. 2014.
[4] 로데슈바르즈, "R&S®FSWP Phase Noise Analyzer and VCO Tester", Product Brochure, 2015.
© 2016 IEEE. 이 자료를 개인적 용도로 사용하는 것은 허용됩니다. 광고 또는 홍보 목적, 새 공동 저작물 작성, 재판매, 서버 또는 목록에 재배포, 본 작업물에서 저작권이 있는 구성 요소를 다른 작업물에 재사용할 목적으로 현재 또는 미래 미디어에 본 자료의 재인쇄/재게시를 포함한 다른 용도로 사용하려는 경우 IEEE의 허가를 받아야 합니다. DOI: 10.1109/EFTF.2016.7477759
관련 상품
