Slow I/Q 신호를 활용한 FPGA 기반 하드웨어 에뮬레이션 시험

칩셋 또는 모듈의 설계 과정에서 FPGA 기반 하드웨어 에뮬레이터를 활용하여 조기에 테스트를 수행할 수 있습니다. 이러한 하드웨어 에뮬레이터는 일반적으로 인위적으로 감소된 속도로 실행되지만 이 기능을 제외한 나머지는 완료된 설계와 동일합니다.

이 애플리케이션 노트에서는 감소된 샘플링 속도에서 적절한 실시간 테스트 신호를 만드는 로데슈바르즈 벡터 신호 발생기를 사용하여 FPGA 기반 하드웨어 에뮬레이터를 테스트하는 방법에 대해 설명합니다. 또한 "Slow I/Q"에 대해 AWGN 신호 발생 및 페이딩 시뮬레이션을 올바르게 대응하는 방법에 대해서도 설명합니다.