background

DDR 메모리 시스템 설계 검증 및 디버깅

발표자: Johannes Ganzert, Hermann Ruckerbauer

DDR memory system design verification and debugs

웹세미나는 설계 및 검증 엔지니어를 위해 준비되었습니다. 제품 수명 주기 동안의 변화에도 제품을 안정적으로 운용하고 고장 위험을 낮추는 방법에 대해 말씀드립니다.이러한 안정적 운용과 고장 위험 감소를 위해서는 메모리 인터페이스의 정확한 특성 분석이 필요합니다.

지터, 타이밍, 노이즈 문제를 식별하는 데 이용하는 대역폭, 트리거, 프로빙 등의 테스트 및 도구 요구사항에 대해 살펴봅니다. R&S®RTP 고성능 오실로스코프를 이용하여 실무 환경에서 측정하는 방법을 확인하십시오.