background

Проверка и отладка схем систем памяти DDR

Ведущие: Йоханнес Ганцерт и Герман Рукербауэр

DDR memory system design verification and debugs

Инженеры по разработке и проверке узнают о важности обеспечения стабильной работы и снижения риска сбоя после любого изменения в течение срока службы продукта. Для достижения обеих целей требуется надежное определение характеристик интерфейса памяти.

Мы обсудим требования к испытаниям и инструментам, например по полосе пропускания, запуску и зондированию, которые помогают идентифицировать проблемы с джиттером, временной синхронизацией и шумом. С помощью высокопроизводительного осциллографа R&S®RTP мы продемонстрируем практические примеры измерений.