Verifizierung der tatsächlichen Jitter-Performance von Taktsignalen in digitalen Hochgeschwindigkeits-Designs

Ihre Anforderung

Jitter-Messungen an Taktsignalen in digitalen Hochgeschwindigkeits-Designs werden zunehmend komplizierter. Beispielsweise nutzt PCIe 5.0 Datenraten von bis zu 32 Gigatransfers pro Sekunde (GT/s) mit einer entsprechenden Jitter-Grenze von 150 fs (eff.) für das Referenztaktsignal. Bei der neuesten PCIe-6.0-Spezifikation werden Datenraten von 64 GT/s mit einer Jitter-Grenze von 100 fs für den Referenztakt eingeführt. Phasenrauschmessplätze zeichnen sich durch einen ausgezeichneten Jitter-Messboden aus, sodass sie sich ideal für Jitter-Messungen an modernen Hochgeschwindigkeits-Taktsignalen eignen. Um den Einfluss elektromagnetischer Störungen (EMI) zu minimieren, wenden Technologien wie PCIe, USB und HDMI™ üblicherweise die Technik des Spread Spectrum Clocking (SSC, Spread-Spectrum-Takterzeugung) an. Dabei wird das Referenztaktsignal mit einer niederfrequenten FM moduliert. Da SSC das Taktsignal zusätzlich belastet, muss der Taktjitter auch bei aktiviertem SSC (SSC ON) gemessen werden.

Lösung von Rohde & Schwarz

Jitter-Messungen an Taktsignalen beinhalten üblicherweise folgende Schritte:

• Messung des Phasenrauschens
• Gewichtung des Phasenrauschens mit den einzelnen Systemübertragungsfunktionen
• Integration des gewichteten Phasenrauschens über die definierte Jitter-Integrationsbandbreite

Messung des Phasenrauschens

Bei Taktsignalen mit hoher Flankensteilheit wird der Taktjitter hauptsächlich durch das Phasenrauschen des Taktsignals bestimmt. Da das AM-Rauschen durch die hohe Flankensteilheit des Taktsignals weitgehend unterdrückt wird, trägt es normalerweise nicht zum Gesamtjitter des Taktsignals bei. Für exakte Jitter-Messungen an Taktsignalen ist eine hohe AM-Unterdrückung bei der Phasenrauschmessung wichtig.

Gewichtung des Phasenrauschens

Jitter-Messungen bei Hochgeschwindigkeits-Technologien wie PCIe müssen üblicherweise die Auswirkung der Übertragungsfunktionen TX PLL, RX PLL und CDR (Clock Data Recovery, Taktdatenrückgewinnung) auf das System berücksichtigen. Die resultierende Übertragungsfunktion des Gesamtsystems wird auf die Phasenrausch-Messkurve als Gewichtungsfilter angewendet, bevor der Jitter über die definierte Jitter-Integrationsbandbreite integriert wird.

Integration des gewichteten Phasenrauschens

Das gewichtete Phasenrauschen wird üblicherweise bis zur Nyquist-Frequenz des Taktsignals (halbe Taktrate) integriert und in einigen Fällen sogar darüber. In diesen Fällen muss das Phasenrauschen auch bis zu höheren Frequenzoffsets gemessen werden.

Dank seiner digitalen Demodulatorarchitektur misst der R&S®FSWP Phasenrausch- und VCO-Messplatz Phasen- und AM-Rauschen parallel und bietet eine sehr hohe AM-Unterdrückung bei der Phasenrauschmessung. Diese Architektur erlaubt außerdem die Referenztaktmessung mit aktiviertem SSC (SSC ON). Das Gerät verfügt zudem über eine branchenführende Phasenrauschempfindlichkeit, die durch die Option R&S®FSWP-B60 oder R&S®FSWP-B61 für Kreuzkorrelation noch weiter verbessert werden kann. Darüber hinaus kann mit der Option R&S®FSWP-B1 der komplette Funktionsumfang eines Spektrum- und Signalanalysators hinzugefügt werden, um Kopplungseffekte in einer komplexen Taktsignal-Baumstruktur zu analysieren.

Gemäß PCIe 5.0 werden insgesamt 16 unterschiedliche Systemübertragungsfunktionen für eine Datenrate von 32 GT/s definiert. Für jede dieser Funktionen muss das gewichtete Jitter-Ergebnis unterhalb der Grenze von 150 fs liegen. Im SSC-ON-Modus müssen SSC-Nebenaussendungen (Grundwelle und Harmonische) bis zu 2 MHz entfernt werden, bevor die Gewichtung des Phasenrauschens und die Jitter-Integration erfolgt. Zur einfachen Handhabung steht im Download-Bereich dieser Application Card ein separates Tool bereit. Dieses Tool automatisiert die Messung und Nachverarbeitung der Daten (Entfernen der SSC-Nebenaussendungen, Gewichtung, Jitter-Integration und Bestimmung des höchsten Jitter-Ergebnisses über sämtliche Systemübertragungsfunktionen). Das Tool unterstützt den R&S®FSWP (erfordert Option R&S®FSWP-B60 oder R&S®FSWP-B61) sowie den R&S®FSPN und deckt die PCIe-Versionen bis PCIe 6.0 ab.

Fazit

Der R&S®FSWP stellt die nötige Funktionalität bereit, um Taktsignale mit geringem Jitter sowohl bei aktiviertem (SSC ON) als auch bei deaktiviertem SSC (SSC OFF) zu testen. Er bietet eine sehr hohe AM-Unterdrückung bei der Phasenrauschmessung sowie herausragende Phasenrauschempfindlichkeit für präzise Jitter-Messungen an jitterarmen Taktsignalen in modernen digitalen Hochgeschwindigkeits-Designs.