Test delle interfacce digitali ad alta velocità, test DDR

DDR – memoria a doppia velocità dati

Verifica e debug efficienti dei progetti DDR

Verifica e debugging del progetto - Prove di conformità

Le necessità di aumentare la velocità, la capacità della memoria e l’efficienza energetica guidano l’evoluzione tecnologica delle interfacce DDR e LPDDR definite da JEDEC. Lavorando a stretto contatto con JEDEC, Rohde & Schwarz offre potenti soluzioni per il test per la verifica di conformità delle interfacce DDR.

Come parte della progettazione di sistema complessiva, anche il controller della memoria DDR e i dispositivi di memoria devono lavorare correttamente in presenza di altre interfacce ad alta velocità, o anche di segnali wireless. Oltre che per effettuare le prove di conformità, le soluzioni di test DDR di Rohde and Schwarz vi aiutano a verificare il vostro progetto e ad eseguirne il debug in maniera efficiente a livello di circuito e di sistema.

  • Oscilloscopi per la verifica dell'interfaccia, debug, test di conformità e analisi TDR
  • Analizzatori di reti per l'analisi di circuiti stampati e interconnessioni
Guida passo dopo passo: sonde avanzate per la verifica delle memorie DDR3/DDR4

Guida passo dopo passo

Sonde avanzate per la verifica delle memorie DDR3/DDR4

Quando si verificano progetti con memorie DDR, è altrettanto importante esaminare le tecniche di misura e i tipi di sonda da utilizzare. La selezione della sonda più adatta, il suo inserimento nel punto corretto, la modifica dell'impedenza della punta della sonda per compensare le resistenze dell’interposer e il miglioramento dell’accuratezza di misura attraverso il deembedding sono tutti aspetti importanti da tenere in considerazione per ottenere risultati di test ripetibili e accurati.

Guida applicativa: Verifica del sistema e debug dei progetti con memorie DDR3/4

Guida all'applicazione

Verifica del sistema e debug di progetti con memorie DDR3/4

  • Tecnologia di memoria DDR
  • sfide comuni di progettazione
  • strategie di verifica e debug
  • misure tipiche
Webinar sulla verifica e il debug di sistemi di memoria DDR

Webinar

Verifica e debug di sistemi di memoria DDR

Le migliori pratiche per effettuare la verifica e il debugging dei sistemi di memoria DDR utilizzando un oscilloscopio. I progettisti e i responsabili della verifica di progetti potranno imparare come garantire un funzionamento stabile e ridurre il rischio di guasti dopo qualsiasi modifica introdotta nel corso della vita del prodotto.

Documenti correlati

Test efficienti con diagrammi a occhio dei sistemi di memoria DDR3/DDR4

Test efficienti con diagrammi a occhio dei sistemi di memoria DDR3/DDR4

Durante le attività di debugging dei problemi di integrità di segnale sulle interfacce DDR, strumenti come i test con maschera, il diagramma a occhio e la capacità di separazione tra i segnali di lettura/scrittura sono indispensabili per effettuare analisi approfondite. Le opzioni R&S®RTx-K91 (DDR3/DDR3L/LPDDR3) e R&S®RTx-K93 (DDR4/ LPDDR4) offrono l'intera catena di strumenti di analisi utili per le attività di validazione e debug del sistema DDR, fino ai test di conformità.

Maggiori informazioni

Trigger sui cicli di lettura e scrittura delle memorie DDR3

Trigger sui cicli di lettura e scrittura delle memorie DDR3

La separazione affidabile dei cicli di lettura/scrittura è fondamentale per l’analisi dell’integrità del segnale delle interfacce di memoria DDR. Il trigger digitale dell’oscilloscopio R&S®RTP e il trigger a zona mettono a disposizione funzioni versatili e flessibili di triggering per effettuare i test sulle interfacce di memoria DDR.

Maggiori informazioni

De-embedding in tempo reale con l'oscilloscopio R&S®RTP

De-embedding in tempo reale con l'oscilloscopio R&S®RTP

È necessario eseguire il de-embedding delle caratteristiche dell’interposer per ottenere risultati di misura all’interfaccia BGA del dispositivo di memoria DDR. Con l’opzione R&S®RTP-K122, l'oscilloscopio R&S®RTP permette di effettuare il de-embedding in tempo reale per misurare ed impostare il trigger sui segnali già elaborati con il de-embedding.

Maggiori informazioni

Ottimizzazione di misure differenziali su interfacce ad alta velocità

Ottimizzazione di misure differenziali su interfacce ad alta velocità

Il sistema di sonde modulari R&S®RT-ZM permette di effettuare misure in modalità differenziale e di modo comune, nonché misure riferite a massa (single-ended). La connessione a massa impedisce al circuito di fluttuare e garantisce segnali stabili e riproducibili.

Maggiori informazioni

Miglioramento dell'allineamento da canale a canale per un'acquisizione multicanale accurata

Miglioramento dell'allineamento da canale a canale per un'acquisizione multicanale accurata

La misura e la regolazione del disallineamento (skew) da canale a canale è un importante prerequisito quando si devono effettuare accurate misure multicanale. Gli oscilloscopi R&S®RTO e R&S®RTP offrono una sorgente opzionale di impulsi differenziali ad alta velocità (R&S®RTO-B7 e R&S®RTP-B7) per facilitare questo allineamento.

Maggiori informazioni

Video correlati

DDR3 signal integrity debugging

Debugging dell’integrità del segnale DDR3 con oscilloscopio R&S®RTP

Debugging dell’integrità del segnale su un dispositivo DDR3 utilizzando il software di test di conformità e debug di integrità del segnale DDR3/LPDDR3 R&S®RTP-K91.

Realtime deembedding

De-embedding in tempo reale con l'oscilloscopio R&S®RTP

De-embedding in tempo reale di un percorso di segnale con l’opzione R&S®RTP-K122. L'oscilloscopio R&S®RTP non solo acquisisce forme d’onda con de-embedding, ma consente anche di impostare il trigger su questo segnale con de-embedding.

Signal integrity testing on differential signal structures with the R&S®ZNB

Test di integrità del segnale su strutture di segnali differenziali con l'analizzatore R&S®ZNB

Misura di tempo di salita, impedenza, disallineamento temporale (skew) tra i segnali di una coppia e tra le coppie, ecc. con l’opzione per l'analisi estesa nel dominio del tempo R&S®ZNB-K20.

Signal integrity measurements with jitter analysis

Analisi del jitter con R&S®RTO

Misura del jitter TIE con l’opzione R&S®RTO-K12. Analisi del jitter TIE (Time Interval Error) di un segnale di clock in modalità statistica, tracciatura, istogramma e vista dello spettro per rilevare disturbi sul clock.

Eye diagram analysis with the R&S®ZNB: introduction

Analisi del diagramma a occhio con R&S®ZNB: introduzione

Misure del diagramma a occhio e test con maschere a occhio con l’opzione per le analisi estese nel dominio del tempo R&S®ZNB-K20. Questa opzione può essere utilizzata per analizzare jitter e rumore, nonché per applicare enfasi ed equalizzazione sul diagramma a occhio misurato.

Eye diagram analysis with the R&S®ZNB: how to set up the measurements

Analisi del diagramma a occhio con R&S®ZNB: come impostare le misure

Misure del diagramma a occhio e test con maschere a occhio con l’opzione per le analisi estese nel dominio del tempo R&S®ZNB-K20. Questa opzione può essere utilizzata per analizzare jitter e rumore, nonché per applicare enfasi ed equalizzazione sul diagramma a occhio misurato.

Argomenti correlati

USB
USB – Universal Serial Bus

Maggiori informazioni

PCIe
PCIe – Peripheral Component Interconnect express

Maggiori informazioni

Automotive Ethernet e altre soluzioni per sistemi a bus
Automotive Ethernet e altre soluzioni per sistemi a bus

Maggiori informazioni

Test per progettazione digitale
Test per progettazione digitale

Maggiori informazioni

Request information

Do you have questions or need additional information? Simply fill out this form and we will get right back to you.

Autorizzazione al marketing

La tua richiesta è stata ricevuta. Ti ricontatteremo a breve.
An error is occurred, please try it again later.