background

Vérification et débogage de conceptions de systèmes à mémoire DDR

Présenté par Johannes Ganzert et Hermann Ruckerbauer

DDR memory system design verification and debugs

Les ingénieurs en conception et vérification démontreront l'importance d'assurer un fonctionnement stable et de réduire le risque de défaillance après tout changement au cours de la durée de vie du produit. Cela nécessite une caractérisation solide de l'interface mémoire.

Nous évoquerons les exigences en termes de test et d'outils, comme la bande passante, le déclenchement et le sondage, qui permettent l'identification des problèmes relatifs à la gigue, à la synchronisation et au bruit. A l'aide de l'oscilloscope haute performance R&S®RTP, nous présenterons des cas pratiques avec des exemples de mesure.