Signalintegrität: Taktbaum-, PLL- und ADC/DAC-Tests
Aktuelle Hochgeschwindigkeitstechnologien erfordern sowohl Referenztakte mit extrem niedrigem Jitter als auch, in den SoCs (System on Chip), äußerst jitterarme Sender- und Empfängerdesigns. Es werden neue Testmethoden benötigt, die die Einschränkungen beim Jitter-Messboden der bestehenden Methoden überwinden und die tatsächliche Jitter-Performance eines Referenztakts oder einer SerDes-PLL ermitteln. Diese Jitter-Performance muss auch in einer realen Power-Integrity-Umgebung eines Systemdesigns erreicht werden, wo Störungen der Stromschiene Jitter im Takt oder in der SerDes-PLL induzieren. Dies wird typischerweise durch den PSNR-Wert (Power Supply Noise Rejection, Unterdrückung des Versorgungsspannungsrauschens) charakterisiert. Angesichts der zunehmenden Komplexität von Hochgeschwindigkeitstechnologien wie 112Gbps Ethernet werden ADC/DAC-basierte Entzerrungsverfahren eingesetzt. Die entsprechenden Analog-Digital- und Digital-Analog-Datenumsetzer müssen entworfen und charakterisiert werden.
Mit Know-how sowohl im Zeit- als auch im Frequenzbereich und dank der engen Zusammenarbeit mit entsprechenden Standardisierungsgremien bietet Rohde & Schwarz leistungsfähige Lösungen für die neuen Herausforderungen bei Taktbaum-, SerDes-PLL- und ADC/DAC-Tests.
