Verificación del rendimiento real del jitter de relojes en diseños de PCI Express y Ethernet de alta velocidad

Su misión

Las mediciones de jitter de relojes en diseños digitales de alta velocidad se están volviendo cada vez más complejas. La tecnología PCIe 6.0, por ejemplo, utiliza velocidades de transferencia de datos de hasta 64 GT/s 1) con un límite de jitter de 100 fs (RMS) para el reloj de referencia. En la última especificación PCIe 7.0. se introducen velocidades de transferencia de datos de 128 GT/s con un límite de jitter de 67 fs para el reloj de referencia. Los analizadores de ruido de fase tienen un piso de medición de jitter superior, lo que los hace ideales para la medición de jitter en los relojes modernos de alta velocidad. Para minimizar los efectos de la interferencia electromagnética (EMI), tecnologías como PCIe, USB y HDMI utilizan un método conocido como dispersión del espectro del reloj (SSC), el cual consiste en aplicar una modulación (FM) de baja frecuencia al reloj de referencia. Dado que el SSC pone aún más a prueba el reloj, es necesario verificar también su jitter en el modo SSC activado.

Solución de Rohde & Schwarz

Las mediciones de jitter de reloj se dividen normalmente en varios pasos:

• Medición del ruido de fase
• Ponderación del ruido de fase basada en la función de transferencia correspondiente del sistema
• Integración del ruido de fase ponderado en el rango de integración de jitter definido

Medición del ruido de fase

En el caso de relojes con una alta rapidez de respuesta, el jitter viene determinado principalmente por el ruido de fase del reloj. Como el ruido AM queda suprimido en gran medida por la elevada velocidad de respuesta del reloj, dicho ruido no contribuye generalmente al jitter total del reloj. Para conseguir mediciones precisas de jitter del reloj, es importante suprimir la modulación de amplitud (AM) al medir el ruido de fase.

Ponderación del ruido de fase

Para medir el jitter en tecnologías de alta velocidad como PCIe, es necesario por lo general incluir los efectos que tienen en el sistema las funciones de transferencia de TX PLL, RX PLL y CDR. La función de transferencia total resultante del sistema se aplica como filtro de ponderación a la traza de ruido de fase medición antes de integrar el jitter en el rango definido.

Integración del ruido de fase ponderado

El ruido de fase ponderado se integra comúnmente hasta la frecuencia Nyquist del reloj (la mitad de la velocidad del reloj), y en ocasiones incluso por encima. En ese caso, el ruido de fase también debe medirse hasta offsets de frecuencia superiores.

Gracias a su arquitectura de demodulador digital, el analizador de ruido de fase y probador del oscilador controlado por voltaje (VCO) R&S®FSWP mide el ruido de fase y el ruido AM en paralelo y proporciona una supresión muy alta de AM en la medición del ruido de fase. Esta arquitectura permite medir relojes de referencia también en el modo SSC ON. El instrumento ofrece también una sensibilidad de ruido de fase única en la industria, capaz incluso de mejorarse añadiendo las opciones R&S®FSWP-B60 o R&S®FSWP-B61 para correlación cruzada. Además, la opción R&S®FSWP-B1 permite usar el instrumento como analizador de señal y espectro para analizar los efectos de acoplamiento en una estructura de árbol de reloj compleja.

Un total de 16 sistemas diferentes de funciones de transferencia se definen para una velocidad de transferencia de datos de 128 GT/s según PCIe 7.0. Para cada una de ellas, los resultados del jitter ponderado deben estar por debajo del límite de 67 fs. En modo SSC ON, las emisiones espurias SSC (primordiales y armónicas) de hasta 2 MHz necesitan eliminarse antes de aplicar la ponderación e integración de jitter. Puede encontrarse en la sección de descargas una herramienta externa de esta ficha de aplicación. Esta herramienta automatiza la medición y el posprocesamiento de los datos (eliminación de emisiones espurias SSC, ponderación, integración del jitter e identificación del resultado del jitter más alto de las diferentes funciones de transferencia del sistema). La herramienta es compatible con el R&S®FSWP (requiere de las opciones R&S®FSWP-B60 o R&S®FSWP-B61), así como también con el R&S®FSPN y cubre las versiones PCIe hasta PCIe 7.0.

Resumen

El R&S®FSWP ofrece la funcionalidad que se necesita para probar relojes de bajo jitter, tanto en el modo SSC OFF como en el SSC ON. Proporciona una supresión muy alta de AM en la medición del ruido de fase, así como una sensibilidad de ruido de fase excelente para efectuar mediciones precisas en relojes con bajo jitter para diseños digitales modernos de alta velocidad como PCIe y Ethernet de alta velocidad.