データコンバーターのデザインとテスト:課題
GHz帯に及ぶ従来のRFシステムがデータコンバーターへとますます置き換わる中、高度なユースケースに対応するためのADC/DAC検証の重要性が高まっています。コンバーターはアナログ領域とデジタル領域を橋渡しするデバイスであるため、システムの性能はコンバーターの性能に左右されます。たとえ高速なプロセッサや完璧なアンプを備えていても、ADC/DACが追従できなかったり、大きな雑音や歪みの発生があったりすれば、すべてが無意味になります。
新世代の高速データコンバーターは、増大する帯域幅やデータレートの要求を満たすように設計され、クロック速度とデジタル処理能力の限界を押し広げています。同時に、低遅延、低消費電力、効率的な放熱などの要素が、電子回路やRFデザインの開発と検証においてさらなる課題をもたらします。
ADコンバーターやDAコンバーターの検証、およびデザインの消費電力評価には、主要なパラメータを高精度に測定することが求められます。
コンバーターデザインにおける重要なパラメータを以下に示します。
- S/N比(SNR):必要な信号のレベルとバックグランドノイズレベルを比較することで、コンバーターの感度を定義します。RFおよびマイクロ波システムの検証においてきわめて重要なパラメータであり、SNRが高いほど、コンバーターは信号と雑音をより明確に区別できるため、出力信号品質の向上に直結します。
- スプリアスフリーダイナミックレンジ(SFDR):信号パワーと最大スプリアス歪みとの比を表します。SFDRが高いほど不要なスプリアス信号を抑制する性能が高く、広いダイナミックレンジが要求されるシステムにおいてシグナルインテグリティーを維持するために不可欠です。
- 有効ビット数(ENOB):SNRと歪み(SFDRなど)を1つの指標に統合したものです。主にSNR値によって決まり、コンバーターの理論分解能に関係なく、対象アプリケーションで実際に使用可能なビット数を示します。概算式は、ENOB=(SNR(dB)−1.76)/6.02となります。
- 周波数応答:全信号周波数および帯域幅における感度や周波数カバレッジの観点から、コンバーターのアナログ部の性能を規定します。これにより、想定される入力信号の全範囲において、変換処理が確度と一貫性を維持できることを保証します。
さらに、対象となるデザインにおけるさまざまな外部要因も、コンバーターの性能に大きな影響を及ぼします。これには、以下のようなものがあります。
- クロック信号の品質:コンバーターのタイミングを決定します。クロックの位相雑音、ジッタ、スプリアストーン、その他の歪みは、コンバーターの出力信号の確度に直接影響します。
- DC電源:コンバーターに必要な電力を供給します。見落とされがちですが、クロック信号と同様に重要です。DC電源の適切なパワーインテグリティーは、クリーンで正確なコンバーター信号を維持するために不可欠です。
- 基板上のシグナルインテグリティー:コンバーター周辺にて、対象デザインのあらゆるクロストークや干渉が相互作用し、信号品質に影響を与えます。
前述のとおり、新しいコンバーターはRF信号をそのままサンプリングでき、RF-DACやRF-ADCと呼ばれることがよくあります。これらのデバイスには、RFテスト全般が適用されます。この分野におけるデータコンバーターの主なKPIは、以下の2つです。
- 2トーン信号による相互変調テストは、RF性能および歪みを評価するための基本的な手法です。
- 特定のユースケースでは、ターゲット波形を用いたEVM検証を行うことで、低ビットエラーレートを確保します。
新世代の高速データコンバーターは、帯域幅の拡大とデータレートの高速化のニーズに対応しており、クロック速度とデジタル処理能力に対する要求は厳しくなっています。電子設計とRFデザインの開発と検証には、消費電力の低減、熱放散の抑制などの別の側面からの課題も加わります。