Login or register to gain full access to the Knowledge+ platform!
I want to create an account
I already have an account
このアプリケーションノートでは、さまざまなジッタ成分を紹介するとともに、一般的に利用可能なジッタ分離フレームワークについて説明します。
R&S®RTO6では、プロトコルを認識するトリガにより、プロトコルエラーやフレームの特定の部分を簡単に見つけられます。
このウェビナーでは、ローデ・シュワルツのソリューションによるジッタ分離について詳細に説明します。
このウェビナーでは、ローデ・シュワルツのオシロスコープを使用したCANバスのデバッグについて詳しく説明します。
オンデマンドウェビナーで、DDRメモリシステム設計の検証およびデバッグをオシロスコープで実行するベスト事例を紹介します。
高速デジタルデザインおよびテストに携わるエンジニアを対象とするこのウェビナーにぜひご登録ください。
このウェビナーでは、測定セットアップが結果に与える影響と、高速デジタルおよびRF信号測定を行うときに必要となる最適な方法について説明します。
ハードウェアトリガを使用して、ブレーク条件を識別します。ブレーク条件は、ヒストリーモードを使用して、それらの原因と1つずつ相関させることができます。
R&S®RTOのデコードテーブルとズームウィンドウを使用した、RS-232Cインタフェースのフレームごとの詳細解析についてご覧ください。
UART/RS-232C/RS485インタフェースのデバッグは、オシロスコープにお任せください。ユーザーは、データをすばやく理解して、データコンテンツと電気信号を相関させることができます。
このビデオでは、ハードウェアトリガとヒストリーモードを併用して、I²Cインタフェースにおけるエラーを特定し追跡する方法について説明します。
プロトコルを解析してI²Cインタフェースに問題がないか確かめてください。
R&S®RTOの適切なセットアップを使用してI²Cを容易にデコードする方法をご覧ください。
R&S®ZNBによるアイダイアグラム解析：概要
DDRメモリインタフェースの検証における課題
R&S®RTOを使用してFlexrayを容易にデコードする方法をご覧ください。
R&S®RTOでCAN-FDをデバッグする方法を説明します。
R&S®RTOでCANインタフェースをデバッグする方法を説明します。
本アプリケーションノートでは、DDRメモリテクノロジーの概要を紹介し、DDRデータ、コマンド、制御バスの固有な性質に関する共通の課題について説明します。
R&S®RTx-K50オプションを利用して、標準や独自のマンチェスターまたはNRZコード化バスのデコード機能を追加することにより、インタフェース標準の対応可能な範囲を拡張できます。
このアプリケーションカードでは、10BASE-T1Sイーサネット・コンプライアンステストの内容およびそれによって信頼性の高い動作や機能がどのように保証されるかを詳細に説明しています。
システムの検証とデバッグにおいては、アイダイアグラム測定は、デジタル設計のシグナルインテグリティーを効率的に解析するための最も重要なツールです。
R&S®RTPのデジタルトリガにゾーントリガを組み合わせることで、DDRメモリインタフェースの測定において汎用性に優れ柔軟性の高いトリガ機能を利用することが可能になります。
R&S®RTE/R&S®RTO オシロスコープは、カスタムおよび既製品のシリアルバスをデバッグするための高度なツールで、航空電子工学および航空宇宙産業向けに最適です。
ローデ・シュワルツは、R&S®RTEまたはR&S®RTO デジタル・オシロスコープを使用したコンプライアンステストソリューションを提供しています。
この問題の解決には、大容量のセグメントメモリと専用のトリガ条件により、長時間休止することなく、関連するシーケンスを捕捉できる機能が最適です。
