高速デジタルインタフェーステスト, DDRテスト

DDR ‐ ダブル・データ・レート・メモリ

DDR設計の効率的な検証およびデバッグ

設計の検証およびデバッグ ‐ コンプライアンステスト

速度の上昇、メモリ容量の拡張、電力効率の向上に対する要求の高まりが、JEDECによって定義されているDDR/LPDDRインタフェーステクノロジーの革新を推し進めています。ローデ・シュワルツは、JEDECと緊密に連携しながら、DDRコンプライアンステスト用の高度なソリューションを提供しています。

設計全体の一部として、DDRのメモリコントローラーとメモリデバイスも、別の高速インタフェースや無線信号までもが存在する環境で適切に動作する必要があります。ローデ・シュワルツのDDRテストソリューションでは、コンプライアンステストに加えて、設計の検証およびデバッグをボード/システムレベルで効率的に行うことができます。

  • インタフェースの検証、デバッグ、コンプライアンステスト、TDR解析用のオシロスコープ
  • PCBおよびインターコネクト解析用のネットワーク・アナライザ
手順ガイド:DDR3/DDR4メモリ設計の高度なプロービング

手順ガイド

DDR3/DDR4メモリ設計の高度なプロービング

DDRメモリ搭載設計のテストでは、測定手法とプロービングソリューションを詳しく調べることも同様に重要です。再現性の高い正確なテスト結果を得るには、適切なプローブの選択、適切な場所でのプロービング、プローブチップのインピーダンスの変更によるインターポーザーの抵抗の補正、ディエンベディングによる測定確度の向上が重要です。

アプリケーションガイド:DDR3/4メモリ設計のシステム検証/デバッグ

アプリケーションガイド

DDR3/4メモリ設計のシステム検証/デバッグ

  • DDRメモリテクノロジー
  • 一般的な設計課題
  • 検証/デバッグ戦略
  • 代表的測定
DDRメモリシステム設計の検証およびデバッグのウェビナー

ウェビナー

DDRメモリシステム設計の検証およびデバッグ

オシロスコープを使用してDDRメモリシステム設計の検証およびデバッグを実行したベスト事例を紹介します。設計/検証エンジニアは、安定した動作を保証して、寿命全体にわたって変更後の不具合リスクを低減することの重要性を学習することができます。

関連資料

DDR3/DDR4システムデザインでの効率的なアイダイアグラム・テスト

DDR3/DDR4システムデザインでの効率的なアイダイアグラム・テスト

DDRのシグナルインテグリティーの問題をデバッグする際には、解析作業を円滑に進めるため、マスクテスト、アイダイアグラム、リード/ライト分離などを実行できるツールが必要です。R&S®RTx-K91(DDR3/DDR3L/LPDDR3)およびR&S®RTx-K93(DDR4/ LPDDR4)オプションは、DDRシステムの検証/デバッグからコンプライアンステストまで、フル・ツール・チェーンを提供します。

詳しくは

DDR3メモリのリードサイクルおよびライトサイクルのトリガ

DDR3メモリのリードサイクルおよびライトサイクルのトリガ

DDRメモリインタフェースのシグナルインテグリティーを解析する際には、リードサイクルとライトサイクルを確実に分離することが重要です。R&S®RTP オシロスコープのデジタルトリガとゾーントリガは、DDRメモリインタフェースのテスト向けに汎用的で柔軟なトリガ機能を提供します。

詳しくは

R&S®RTPによるリアルタイムディエンベディング

R&S®RTPによるリアルタイムディエンベディング

DDRメモリデバイスのBGA境界で測定結果を取得するには、インターポーザーの特性をディエンベディングする必要があります。R&S®RTP-K122オプションの追加により、R&S®RTPは、リアルタイムディエンベディングを用いて、ディエンベディング済みの信号に対してリアルタイムに測定とトリガを実行できます。

詳しくは

高速インタフェースでの差動測定の最適化

高速インタフェースでの差動測定の最適化

R&S®RT-ZM モジュラープローブ・システムでは、シングルエンド測定だけでなく、差動モードおよびコモンモードの測定が可能です。グランドの接続により、回路がフローティング状態になるのを防止して、安定した再現性の高い信号を確保できます。

詳しくは

正確なマルチチャネル収集のためのチャネル間アライメントの強化

正確なマルチチャネル収集のためのチャネル間アライメントの強化

正確なマルチチャネル測定を実行するためには、チャネル間スキューの測定および調整が重要な前提条件です。R&S®RTO/R&S®RTP オシロスコープの高速差動パルスソース・オプション(R&S®RTO-B7/R&S®RTP-B7)により、このような調整が簡単になります。

詳しくは

関連ビデオ

DDR3のシグナルインテグリティ・デバッグ手法

R&S®RTPによるDDR3シグナルインテグリティーのデバッグ

R&S®RTP-K91 DDR3/LPDDRシグナルインテグリティー・デバッグおよびコンプライアンステスト・ソフトウェアによるDDR3のデバッグを紹介します。

リアルタイム・ディエンベディングの効果

R&S®RTPによるリアルタイムディエンベディング

R&S®RTP-K122オプションによる信号経路のリアルタイムディエンベディング。R&S®RTPでは、ディエンベディング済みの波形を捕捉できるだけでなく、ディエンベディング済みの信号にトリガをかけることができます。

Signal integrity testing on differential signal structures with the R&S®ZNB

R&S®ZNBによる差動信号構造のシグナルインテグリティーテスト

R&S®ZNB-K20 拡張タイムドメインオプションを使用して、立ち上がり時間、インピーダンス、ペア内スキュー、ペア間スキューなどを測定します。

Signal integrity measurements with jitter analysis

オシロスコープによるジッタ解析

R&S®RTO-K12オプションによるTIEジッタの測定。統計、トラッキング、ヒストグラム、スペクトラム表示でクロック信号のTIEジッタを解析して、クロック上の妨害を検出します。

Eye diagram analysis with the R&S®ZNB: introduction

R&S®ZNBによるアイダイアグラム解析:概要

R&S®ZNB-K20 拡張タイムドメインオプションによるアイダイアグラム測定およびアイマスクテストを紹介します。このオプションにより、ジッタやノイズの解析と、測定されたアイダイアグラムに対するエンファシスおよびイコライゼーションの適用が可能です。

Eye diagram analysis with the R&S®ZNB: how to set up the measurements

R&S®ZNBによるアイダイアグラム解析:測定のセットアップ方法

R&S®ZNB-K20 拡張タイムドメインオプションによるアイダイアグラム測定およびアイマスクテストを紹介します。このオプションにより、ジッタやノイズの解析と、測定されたアイダイアグラムに対するエンファシスおよびイコライゼーションの適用が可能です。

関連トピック

USB
USB – ユニバーサル・シリアル・バス

詳しくは

PCIe
PCIe – ペリフェラル・コンポーネント・インターコネクト・エクスプレス

詳しくは

車載イーサネットおよびその他のバスシステム・ソリューション
車載イーサネットおよびその他のバスシステム・ソリューション

詳しくは

デジタルデザイン・テスト
デジタルデザイン・テスト

詳しくは

リクエスト情報

ご質問や詳細な情報のご要望などがございましたら、こちらのフォームよりお気軽にお問い合わせください。担当者よりご連絡させていただきます。

マーケティング・パーミッション

お問い合わせ内容が送信されました。 後ほどご連絡致します。
An error is occurred, please try it again later.