Fallback Image Title

Clock & Timing

Login Register

Top content about Clock & Timing

Phase noise Jitter Development

高速デジタルデザインのPLLの相加性位相雑音とジッタ減衰量の確認

デジタルデザインや無線通信でデータレートを上げるには、相加性位相雑音が低く、ジッタ減衰量の大きいSerDes PLLおよびクロックシンセサイザーが必要です。

Data converter design 5G Signal generators

5Gをわかりやすく解説 – RFサンプリングADC：どのように変調性能を検証するのでしょうか？

RF周波数でのダイレクトシンセシスおよびダイレクトサンプリングを使用するデジタル側の高速ADCの変調性能を検証する方法をご覧ください。

Clock & Timing Videos

Data converter design 5G Signal generators

5Gをわかりやすく解説 – RFサンプリングADC：どのように変調性能を検証するのでしょうか？

RF周波数でのダイレクトシンセシスおよびダイレクトサンプリングを使用するデジタル側の高速ADCの変調性能を検証する方法をご覧ください。

Rohde-Schwarz-Demystifying-5G-Webinar-Clock-Input-Monitoring_1440_810.jpg
Clock & Timing Phase noise 5G

5G基地局のクロックおよびLOコンポーネント（Part 3/3）

ベクトル信号発生器R&S®SMW200A（位相雑音プロファイルオプション搭載）と高性能スペクトラム／位相雑音アナライザR&S®FSWPを使用して、RFサンプリング・クロック・ジェネレーター／ジッタアッテネータの再ロック周期パラメータを測定する方法を示します。

Rohde-Schwarz-Demystifying-5G-Webinar-Phase-noise-of-local-oscillators_1440_810.jpg
Clock & Timing Oscillators PLLs Signal generators

5G基地局のクロックおよびLOコンポーネント（Part 1/3）

低ノイズ信号発生器R&S®SMA100Bと位相雑音アナライザR&S®FSWPを使用することで、優れた位相雑音測定結果を得る方法を示します。

Rohde-Schwarz-5G_43_IDT_phase_noise_clock_LO_base_station_Screen.jpg
Clock & Timing Phase noise Data converter design

5Gのわかりやすい解説 - 5G基地局内のクロックおよびLOコンポーネントの位相雑音

このビデオでは、IDTのクロック発生器とRFシンセサイザーのデモを行い、これらのコンポーネントによって発生する位相雑音を測定する方法を示します。

Clock & Timing Application Cards & Notes

Phase noise Jitter Development

高速デジタルデザインのPLLの相加性位相雑音とジッタ減衰量の確認

デジタルデザインや無線通信でデータレートを上げるには、相加性位相雑音が低く、ジッタ減衰量の大きいSerDes PLLおよびクロックシンセサイザーが必要です。

Clock & Timing Data converter design Signal generators

理想的なクロックソースが必要な場合

現在、そして将来のデザインに必要な信号を供給できる、ジッタ／ノイズが最小で信号純度が最高の、柔軟なクロックソースが必要です。

Jitter Phase noise Development

クロックソースの検証

R&S FSWP 位相雑音アナライザは、設計要件の確度と適切な動作を確保するためのクロックソース検証に最適なツールです。

Data converter design Signal generators Clock & Timing

R&S®SMA100B アナログ信号発生器でADCの真の性能をテスト

R&S®SMA100Bは、ADC向けに、優れた信号純度を持つアナログ入力信号とクロック入力信号を1台で出力します。